042 · 覆盖率满了、数据检查也过了，为何仍未验证生成测试？
一篇小规模覆盖率闭环研究坦率暴露了证据缺口：生成测试命中目标，独立 scoreboard 检查的却是另一套刺激。两个真实结果为何不能自动组成更强结论？
LLM
040 · 没匹配预设模式，就算没有完成优化吗？
PatternBench 同时测量加速与指定变换的结构证据。它让优化评测更可解释，也留下一个边界：检查器认不出的代码，究竟是没有完成目标，还是选择了另一条有效路线？
021 · 六类任务拼在一起，就算端到端验证了吗？
FIXME 用 180 道题覆盖规格理解、参考模型、测试用例、testbench、断言和调试；它拓宽了 LLM 硬件验证评测，却也留下一个概念边界：流程覆盖不等于端到端执行。
012 · 不跑 GPU，也能知道哪个 kernel 更快吗？
GPU Forecasters 让 LLM 预测候选 kernel 相对参考实现的性能分布，再把有限的真实 GPU 测量留给更值得验证的候选；实验说明排序信号有用，也显示校准、分布变化与总成本仍是关键边界。
011 · 原 RTL 既是题目又是答案，评测到了什么？
RTL-BenchLS 用原 RTL 与形式等价构造自监督任务，将可验证评测扩展到 10,028 个设计；代价是把正确性锚定为复现参考实现的行为，而不是满足独立规格。
009 · 把数据手册变成脚本，验证就可信了吗？
DEVICES 将数据手册、连接关系和领域规则拆成可追踪的工程属性与确定性脚本，显著提升兼容性判断准确率；但信任并未消失，而是转移到属性抽取、规则完备性和人工真值。
008 · 过了编译，为何长 RTL 仍几乎全错？
ChipVerilog 把 RTL 生成评测推进到长模块和跨模块层级：强模型大多能生成可编译代码，但功能正确率随规模与层级迅速下降；这也暴露了规格来源和验证口径的边界。
007 · 断言能被证明，就等于安全语义被保留了吗？
AutoTrans 用信号约束、编译与形式化验证移植 RISC-V 安全断言；它能筛掉错误和空洞断言，但‘可证明’与‘忠实保留原安全意图’仍是两个命题。