<?xml version="1.0" encoding="utf-8" standalone="yes"?><rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom" xmlns:content="http://purl.org/rss/1.0/modules/content/"><channel><title>Benchmark on 兜忆轩 | Cedric's Compiler Notes</title><link>https://douyixuan.github.io/tags/benchmark/</link><description>Recent content in Benchmark on 兜忆轩 | Cedric's Compiler Notes</description><image><title>兜忆轩 | Cedric's Compiler Notes</title><url>https://douyixuan.github.io/images/papermod-cover.png</url><link>https://douyixuan.github.io/images/papermod-cover.png</link></image><generator>Hugo -- 0.146.0</generator><language>en-us</language><lastBuildDate>Sat, 17 Oct 2026 12:48:00 +0800</lastBuildDate><atom:link href="https://douyixuan.github.io/tags/benchmark/index.xml" rel="self" type="application/rss+xml"/><item><title>032 · 专家把设计告诉 Agent，剩下的就只是实现吗？</title><link>https://douyixuan.github.io/posts/ai-silicon-papers/2026-10-17/</link><pubDate>Sat, 17 Oct 2026 12:48:00 +0800</pubDate><guid>https://douyixuan.github.io/posts/ai-silicon-papers/2026-10-17/</guid><description>D2K-Bench 用有无专家指导的配对实验，追问高效 GPU kernel 的困难究竟在设计发现还是设计实现。值得思考的是：提供设计是否真的隔离了实现能力，以及遵循设计与实现目标是否是一回事。</description></item><item><title>026 · 结构正确、仿真接近，就算会设计模拟电路了吗？</title><link>https://douyixuan.github.io/posts/ai-silicon-papers/2026-10-11/</link><pubDate>Sun, 11 Oct 2026 12:48:00 +0800</pubDate><guid>https://douyixuan.github.io/posts/ai-silicon-papers/2026-10-11/</guid><description>SGAnalog 用流片版本锁定的开源模拟电路，同时评测原理图转网表与器件尺寸选择；它让结构和仿真结果可执行地受检，也揭示了测试平台、参考设计与拒答策略如何限定‘会设计’的含义。</description></item><item><title>024 · 分数更低，就更接近真实芯片设计吗？</title><link>https://douyixuan.github.io/posts/ai-silicon-papers/2026-10-09/</link><pubDate>Fri, 09 Oct 2026 12:22:00 +0800</pubDate><guid>https://douyixuan.github.io/posts/ai-silicon-papers/2026-10-09/</guid><description>ChipBench 用更长、更复杂的 RTL 模块，以及调试和参考模型生成任务，让先进模型的成绩显著下降；但 benchmark 的难度、真实性与结论外推范围仍需分别判断。</description></item><item><title>021 · 六类任务拼在一起，就算端到端验证了吗？</title><link>https://douyixuan.github.io/posts/ai-silicon-papers/2026-10-06/</link><pubDate>Tue, 06 Oct 2026 12:36:00 +0800</pubDate><guid>https://douyixuan.github.io/posts/ai-silicon-papers/2026-10-06/</guid><description>FIXME 用 180 道题覆盖规格理解、参考模型、测试用例、testbench、断言和调试；它拓宽了 LLM 硬件验证评测，却也留下一个概念边界：流程覆盖不等于端到端执行。</description></item><item><title>011 · 原 RTL 既是题目又是答案，评测到了什么？</title><link>https://douyixuan.github.io/posts/ai-silicon-papers/2026-09-26/</link><pubDate>Sat, 26 Sep 2026 12:26:00 +0800</pubDate><guid>https://douyixuan.github.io/posts/ai-silicon-papers/2026-09-26/</guid><description>RTL-BenchLS 用原 RTL 与形式等价构造自监督任务，将可验证评测扩展到 10,028 个设计；代价是把正确性锚定为复现参考实现的行为，而不是满足独立规格。</description></item><item><title>008 · 过了编译，为何长 RTL 仍几乎全错？</title><link>https://douyixuan.github.io/posts/ai-silicon-papers/2026-09-21/</link><pubDate>Mon, 21 Sep 2026 12:22:00 +0800</pubDate><guid>https://douyixuan.github.io/posts/ai-silicon-papers/2026-09-21/</guid><description>ChipVerilog 把 RTL 生成评测推进到长模块和跨模块层级：强模型大多能生成可编译代码，但功能正确率随规模与层级迅速下降；这也暴露了规格来源和验证口径的边界。</description></item></channel></rss>