033 · 程序结构帮助生成，为何未必帮助规划？
PRISM 把 AST、CFG、DFG 编码后注入模型，用于 HLS pragma 优化。论文最值得讨论的不是结构信息是否有用，而是它为何可能改善代码生成，却未必改善规划；角色差异的实验又能支持多强的解释。
AI-for-Silicon
024 · 分数更低，就更接近真实芯片设计吗？
ChipBench 用更长、更复杂的 RTL 模块，以及调试和参考模型生成任务，让先进模型的成绩显著下降；但 benchmark 的难度、真实性与结论外推范围仍需分别判断。
014 · 通过验证的经验，就会变成可迁移知识吗？
ChipMEM 只把通过 EDA 验证的轨迹提炼为程序性记忆，并用工具调用统计指导重试；实验显示它能改善部分 RTL 优化和未见测试平台任务，但迁移证据仍受样本量与单次评测限制。
011 · 原 RTL 既是题目又是答案，评测到了什么？
RTL-BenchLS 用原 RTL 与形式等价构造自监督任务，将可验证评测扩展到 10,028 个设计；代价是把正确性锚定为复现参考实现的行为，而不是满足独立规格。
010 · 能综合的 HLS 样本，就算有效数据吗？
HLSFactory-Agent 从 26 个公开仓库抽取 271 个候选设计，其中 130 个通过 Vitis HLS 综合；这证明了自动抽取的可行性，也暴露出可综合性、功能正确性与数据价值之间的距离。
009 · 把数据手册变成脚本，验证就可信了吗？
DEVICES 将数据手册、连接关系和领域规则拆成可追踪的工程属性与确定性脚本，显著提升兼容性判断准确率；但信任并未消失，而是转移到属性抽取、规则完备性和人工真值。
008 · 过了编译，为何长 RTL 仍几乎全错？
ChipVerilog 把 RTL 生成评测推进到长模块和跨模块层级：强模型大多能生成可编译代码，但功能正确率随规模与层级迅速下降；这也暴露了规格来源和验证口径的边界。
007 · 断言能被证明，就等于安全语义被保留了吗？
AutoTrans 用信号约束、编译与形式化验证移植 RISC-V 安全断言；它能筛掉错误和空洞断言，但‘可证明’与‘忠实保留原安全意图’仍是两个命题。
006 · Agent 变强了，还是编译器更会教了？
CAKE 固定模型与 Agent 脚手架，改用面向 Agent 的硬件显式 IR、校验和局部反馈；实验支持整套编译器环境改善搜索，但尚未分离各组成部分的贡献。
005 · Agent 自己合成测试，CUDA kernel 的正确性可信吗？
CUDA-Harness 用隔离的测试数据合成约束 Text2CUDA Agent；它减少了奖励投机，也暴露了测试与实现共享语义误解的边界。